RISC
□記事を途中から表示しています
[最初から表示]
^ a b ヘネシー&パターソン, p.478
^ Hisa Ando 2011, p. 128.
^ 五島正裕「20世紀の名著名論」『情報処理』46巻3号、317頁、情報処理学会、2005年3月。 これは原論文（下記）の評論である。
David A. Patterson and Carlo H.Sequin, “RISC I:A Reduced Instruction Set VLSI Computer” Proc. Int`l Symp. On Computer Architecture, 1981, pp. 443-457.
^ Hisa Ando 2011, p. 127.
^ Hisa Ando 2011, p. 129.
^ 後藤弘茂 (1997年10月31日). “IntelとDEC、電撃提携でMPUの勢力地図が変わる”. IMPRESS PC Watch. インプレス. 2020年9月28日閲覧。
参考文献
ジョン・L・ヘネシー 著、中条拓伯, 天野英晴, 吉瀬謙二, 佐藤寿倫 訳『コンピュータアーキテクチャ 定量的アプローチ 第四版』（初版）翔泳社、2009年。.mw-parser-output cite.citation{font-style:inherit;word-wrap:break-word}.mw-parser-output .citation q{quotes:"\"""\"""'""'"}.mw-parser-output .citation.cs-ja1 q,.mw-parser-output .citation.cs-ja2 q{quotes:"「""」""『""』"}.mw-parser-output .citation:target{background-color:rgba(0,127,255,0.133)}.mw-parser-output .id-lock-free a,.mw-parser-output .citation .cs1-lock-free a{background:url("//upload.wikimedia.org/wikipedia/commons/6/65/Lock-green.svg")right 0.1em center/9px no-repeat}.mw-parser-output .id-lock-limited a,.mw-parser-output .id-lock-registration a,.mw-parser-output .citation .cs1-lock-limited a,.mw-parser-output .citation .cs1-lock-registration a{background:url("//upload.wikimedia.org/wikipedia/commons/d/d6/Lock-gray-alt-2.svg")right 0.1em center/9px no-repeat}.mw-parser-output .id-lock-subscription a,.mw-parser-output .citation .cs1-lock-subscription a{background:url("//upload.wikimedia.org/wikipedia/commons/a/aa/Lock-red-alt-2.svg")right 0.1em center/9px no-repeat}.mw-parser-output .cs1-ws-icon a{background:url("//upload.wikimedia.org/wikipedia/commons/4/4c/Wikisource-logo.svg")right 0.1em center/12px no-repeat}.mw-parser-output .cs1-code{color:inherit;background:inherit;border:none;padding:inherit}.mw-parser-output .cs1-hidden-error{display:none;color:#d33}.mw-parser-output .cs1-visible-error{color:#d33}.mw-parser-output .cs1-maint{display:none;color:#3a3;margin-left:0.3em}.mw-parser-output .cs1-format{font-size:95%}.mw-parser-output .cs1-kern-left{padding-left:0.2em}.mw-parser-output .cs1-kern-right{padding-right:0.2em}.mw-parser-output .citation .mw-selflink{font-weight:inherit}ISBN 978-4-7981-1440-8。
Hisa Ando『プロセッサを支える技術 : 果てしなくスピードを追求する世界』技術評論社、2011年1月25日。ISBN 978-4-7741-4521-1。
関連項目
CPU年表
コンピュータ・アーキテクチャ
マイクロプロセッサ
外部リンク
⇒RISC vs. CISC
⇒What is RISC
⇒RISC vs. CISC from historical perspective
表
話
編
歴
CPUテクノロジー
アーキテクチャ
ISA: CISC
EDGE
EPIC
MISC（英語版）
OISC
RISC
VLIW
ZISC（英語版）
ハーバード・アーキテクチャ
ノイマン型
4ビット
8ビット
12ビット
16ビット
18ビット
24ビット
31ビット
32ビット
36ビット
48ビット
60ビット
64ビット
128ビット
並列処理
パイプライン
命令パイプライン
イン・オーダー&アウト・オブ・オーダー
レジスタ・リネーミング
投機的実行
レベル
ビット
命令
スーパースカラー
データ
タスク
スレッド
マルチスレッディング
同時マルチスレッディング
ハイパースレッディング
スーパースレッディング（英語版）
コア
シングルコア
マルチコア
ホモジニアスマルチコア
ヘテロジニアスマルチコア
次ページ記事の検索おまかせリスト▼オプションを表示暇つぶしWikipedia
Size:62 KB
出典: フリー百科事典『ウィキペディア（Wikipedia）』
担当:undef