NVIDIA Tegra（エヌビディア テグラ）は、NVIDIAによるARM系の省電力SoC[1]のシリーズ。2023年現在はNintendo Switch、nVidia Shield TV、自動車のインフォテインメントシステムなどに採用されている。
概要

TegraにはモバイルSoCの基本構造として、1チップ内に独立したプロセッサコアが機能別に搭載されている（ARMプロセッサ、GPU、2Dエンジン、HD動画のエンコーダ・デコーダ、オーディオ処理、画像処理）。使っていない機能のプロセッサは電源が遮断され、消費電力を下げる仕様となっており（100 - 500mW程度）初代から低消費電力高パフォーマンスを目指す設計となっていた[2]。

競合製品は同じくモバイルSoCでシェアを持つ、クアルコム社のモバイル向けプロセッサSnapdragonや、TI社のモバイル向けプロセッサOMAPなど。

初代モデルTegra APX2500は2008年に、APX 2600は2009年に発表、携帯電話などの搭載に適したチップとして当初から打ち出されていた。Tegra600および650チップはスマートフォン向けに設計されUMPCなどの搭載にも対応した。Tegraを使用した最初の製品はマイクロソフトのZune HDである。
2011年頃に登場したTegra2から徐々にタブレット等に搭載され始める事となる[3]。同チップを搭載する端末では、テレビに繋いで大画面に出力できるほか、対応するPS3、Wii、Xboxなどのゲームコントローラーをつなげて、家庭用ゲーム機レベルの3Dゲームが楽しめる[4]。

Tegraはスマートフォンやタブレット機器等のモバイル端末向けSocとしては、特にゲーム等に強い高パフォーマンス型の処理の出来る方向性の設計思想が打ち出されたが、採用シェア率は低く、自社開発を行ったタブレットゲーム機nVidia Shieldへの搭載を行ってシェアの挽回を計った（Tegra K1）[5]。

低消費電力であるモバイルSoCは自動車の運転支援システムにおけるサポートAIの性能需要も満たしており、2010年には自動運転車載用コンピュータとしてアウディがTegra採用を表明し、その後は他にもフォルクスワーゲンや、電気自動車ベンチャーのテスラモーターズのEV「Model S」にも採用された。車載分野では、Tegraとともにメモリなどの周辺ICや電子部品を搭載したモジュール製品『Tegra VCM（Visual Computing Module）を展開しており、これらはTegraのアップグレードを容易にするとしている[6]。
先行運転支援システム（ADAS）に代表される、自動車の自動運転機能・補助機能、及び全自動運転を目指すAI用チップの開発は、PCのコンシューマ用GPUでも採用されたTensor Core等の技術も統合、フィードバックされた最新半導体が開発される事で、2022年時も継続されており[7]、EV車メーカーにおいての採用シェアでは60％を超える高いシェアを誇っている[8]。

2017年に発売された任天堂ハイブリッドゲーム機Nintendo Switchへの搭載が発表され[9]、2018年にはTegraのみで15億3000万ドルの収益を記録した（内訳は9億7200ドルがSwitch、5億5800万ドルが自動車）[10]。
特徴

省電力でありながらグラフィック性能が高い

コンピュータに必要な機能が1枚のチップに収まっているので、チップセットの面積が小さい

世界初のデュアルコアARM Cortex A9 CPUを搭載 （Tegra 2）

世界初のクアッドコアARM Cortex A9 CPUを搭載 （Tegra 3）

低周波数で低消費電力動作を実現する第5のコンパニオンCPUコアを搭載 （Tegra 3）

モバイルプロセッサとして世界初の1TFLOPSの処理を実現した（Tegra X1）

仕様

Tegra 250[11]製造プロセスアーキテクチャCPUGPUメモリ動画 エンコード画面解像度モデム
コア数クロックコア数演算性能
Tegra APX 2500, 2600ARM1110.6 GHzNEON 非対応 (Advanced SIMD)LPDDR-333720p@30fps854x480 (LCD)
1280x1024 (CRT)
1280x720 (HDMI)なし
Tegra 6000.7 GHz1280x1024
Tegra 6500.8 GHzLPDDR-4001080p@24fps1680x1050
Tegra 23040 nm[12]Cortex-A921.0 GHzVFPv3-D16 (VFPv3に対してレジスタ数が半分)
NEON 非対応 (Advanced SIMD)8 (VS : 4 PS : 4)[13]単精度 5.6 GFLOPS (333 MHz)[14]シングルチャネル LPDDR2-6001080p1024x600 (LCD)
1280x1024 (CRT)
1920x1080 (HDMI)
Tegra 250シングルチャネル LPDDR2-600, 6671680x1050 (LCD)
1600x1200 (CRT)1920x1080 (HDMI)

Tegra 3 / Tegra 4製造プロセスアーキテクチャCPUGPUメモリ動画 エンコード画面解像度モデム
コア数クロック演算性能L2 キャッシュコア数演算性能
Tegra 340 nm[15]Cortex-A94 + 1[16]1.3 - 1.7 GHzVFPv3
NEON 対応 (Advanced SIMD)単精度 27.2 GFLOPS[17]
倍精度 10.2 GFLOPS[18]1 MB[19]12 (VS : 4 PS : 8[20]単精度 12.4 GFLOPS（520 MHz[21][22]）32bit シングルチャネル LPDDR3-L 1600, LPDDR2-10661440p2048x1536(LCD)
1920x1200(CRT)
1920x1080(HDMI)なし
Tegra 4i28 nm[23]Cortex-A9 R4? - 2.3 GHzVFPv4
NEON 対応 (Advanced SIMD)単精度 36.8 GFLOPS[24]
倍精度 13.8 GFLOPS[25]60 (VS : 20 PS : 40[26])単精度 79.2 GFLOPS (660 MHz[27])32bit シングルチャネル LPDDR3-21331920x1200(LCD)
1920x1080(HDMI)LTE Cat4
HSPA+
TD-HSPA
GSM / GPRS / EDGE
Tegra 4Cortex-A15 r21.2 - 1.9 GHz単精度 60.8 GFLOPS[28]
倍精度 15.2 GFLOPS[29]2 MB + 0.5 MB[30]72[31] (VS : 24 PS : 48[32]単精度 96.76 GFLOPS
(672 MHz[33])32bit デュアルチャンネル LPDDR3-L, LPDDR3-18663200x2000(LCD)
3840x2160(HDMI)なし

Tegra K1 / Tegra X1 / Tegra X2製造プロセスアーキテクチャCPUGPUメモリ動画 エンコード画面解像度モデム
コア数クロック演算性能L2 キャッシュコア数クロック演算性能
Tegra K1

(32ビット)28 nm[34] (TSMC HPM)Cortex-A15 r34 + 1? - 2.3 GHz単精度 73.6 GFLOPS[35]
倍精度 18.4 GFLOPS[36]2 MB + 0.5 MB[37]CUDA Kepler
Unified Shader 192コア950 MHz単精度 365 GFLOPS[38]64bit デュアルチャンネル LPDDR3,LPDDR3-L 14.9 GB/sH.264, VP8など 2160p 30fps3840x2160 (LCD)
4096x2160 (HDMI)なし
Tegra K1

(64ビット)Denver2? - 2.5 GHz[39]単精度 40 GFLOPS[40]
倍精度 20 GFLOPS[41]2 MB[42]
Tegra X1[43]20 nm (TSMC 20 SoC)Cortex-A57 + Cortex-A53[44]4 + 4[45]Cortex-A57 1.9 GHz[46]2 MB + 0.5 MB[47]CUDA Maxwell 256コア[48]1024 MHz単精度 512 GFLOPS[49]

半精度 1 TFLOPS64bit LPDDR4, LPDDR3, DDR3 25.6 GB/s[50]H.265, VP9など 2160p 30fps4096x2160 60fps
Tegra X1+[51][52]16 nm1267 MHz[53]単精度 649 GFLOPS

半精度 1298 GFLOPS64bit LPDDR4X
Tegra X2 (Parker)[54]16 nmDenver 2 + Cortex-A572 + 42.0 GHz + 2.0 GHz2 MB + 2 MBCUDA Pascal 256コア1465 MHz単精度 750 GFLOPS

半精度 1.5 TFLOPS128bit LPDDR4 58.4 GB/sH.265, VP9など 2160p 60fps

Xavier / Orin製造プロセスアーキテクチャCPUGPUメモリ動画 エンコード画面解像度モデム