JTAG
.mw-parser-output .ambox{border:1px solid #a2a9b1;border-left:10px solid #36c;background-color:#fbfbfb;box-sizing:border-box}.mw-parser-output .ambox+link+.ambox,.mw-parser-output .ambox+link+style+.ambox,.mw-parser-output .ambox+link+link+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+style+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+link+.ambox{margin-top:-1px}html body.mediawiki .mw-parser-output .ambox.mbox-small-left{margin:4px 1em 4px 0;overflow:hidden;width:238px;border-collapse:collapse;font-size:88%;line-height:1.25em}.mw-parser-output .ambox-speedy{border-left:10px solid #b32424;background-color:#fee7e6}.mw-parser-output .ambox-delete{border-left:10px solid #b32424}.mw-parser-output .ambox-content{border-left:10px solid #f28500}.mw-parser-output .ambox-style{border-left:10px solid #fc3}.mw-parser-output .ambox-move{border-left:10px solid #9932cc}.mw-parser-output .ambox-protection{border-left:10px solid #a2a9b1}.mw-parser-output .ambox .mbox-text{border:none;padding:0.25em 0.5em;width:100%;font-size:90%}.mw-parser-output .ambox .mbox-image{border:none;padding:2px 0 2px 0.5em;text-align:center}.mw-parser-output .ambox .mbox-imageright{border:none;padding:2px 0.5em 2px 0;text-align:center}.mw-parser-output .ambox .mbox-empty-cell{border:none;padding:0;width:1px}.mw-parser-output .ambox .mbox-image-div{width:52px}html.client-js body.skin-minerva .mw-parser-output .mbox-text-span{margin-left:23px!important}@media(min-width:720px){.mw-parser-output .ambox{margin:0 10%}}この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。(このテンプレートの使い方)
出典検索?: "JTAG"
? ニュース ・ 書籍 ・ スカラー ・ CiNii ・ J-STAGE ・ NDL ・ dlib.jp ・ ジャパンサーチ ・ TWL(2014年5月)
JTAG(ジェイタグ、英語: Joint Test Action Group)は、集積回路や基板の検査、デバッグなどに使える、バウンダリスキャンテスト(英語版)やテストアクセスポートの標準 IEEE 1149.1 の通称である。本来はこの検査方式を定めた業界団体(Joint European Test Action Group)の名称の略。当初JETAGであったがEuropeanが抜けJTAGとなった。
概要半導体技術の進歩により集積回路チップのピン間隔も狭くなりプローブを立てての検査が困難になってきている。表面実装のBGAなどのパッケージに至っては、物理的に不可能である。そのため検査時に、チップ内部の回路を数珠繋ぎにし、内部状態を順番に読み出すしくみ(バウンダリスキャン
(英語版))が考え出された。これをバウンダリスキャンテスト(boundary scan test)といい、それを規格化したのがJTAGである。1990年にIEEE 1149.1として標準化されている。
近年、検査目的だけではなく、組み込みシステムのソフトウェアのデバッグなどの目的で、ICEの一種として、CPUやFPGAにアクセスする手段としてJTAGが用いられるようになってきている。その場合、本来のICEの機能であるリアルタイム性の観測は、再現できない場合もある。
電気的特性
デイジーチェーン接続のJTAG (IEEE 1149.1)
TDI (Test Data In)
TDO (Test Data Out)
TCK (Test Clock)
TMS (Test Mode Select)
TRST (Test Reset) optional.
JTAG の例
関連項目
組み込み自己診断
半導体工学
集積回路
オンチップ・エミュレータ
インサーキット・エミュレータ
Open JTAG
外部リンク
JTAGチュートリアル JTAGアーキテクチャと新技術動向の概要
JTAGとは何ですか、またどのように使用できますか?
⇒IEEE 1149.1 Working Group IEEEオフィシャルワーキング・グループ
IEEE STANDARD ASSOCIATION IEEE 1149.1規格書
⇒IEEE 1149.1 Testability IEEE 1149.1によるテスト手法
表
話
編
歴
IEEE標準
現行
488
730
754
854
828
829
896
1003
1014
1016
1076
1149.1
1154
1164
1275
1278
1284
1355
1394
1451
1497
1516
1541
1547
1584
1588
1596
1603
1613
1666
1667
1675
1685
1800
1801
1815
1850
1888
1900
1901
1902
1904
1905
2030
11073
12207
14764
次ページ記事の検索おまかせリスト▼オプションを表示暇つぶしWikipedia
Size:24 KB
出典: フリー百科事典『ウィキペディア(Wikipedia)』
担当:undef