Ivy_Bridgeマイクロアーキテクチャ

Ivy Bridge生産時期 2012年 4月24日から
生産者インテル
プロセスルール22nm
アーキテクチャx64
命令セットx86-64, Intel 64
コア数1から15
（スレッド数：1から30）
ソケット.mw-parser-output .plainlist--only-child>ol,.mw-parser-output .plainlist--only-child>ul{line-height:inherit;list-style:none none;margin:0;padding-left:0}.mw-parser-output .plainlist--only-child>ol li,.mw-parser-output .plainlist--only-child>ul li{margin-bottom:0}

LGA 1155

LGA 2011

LGA 2011-1

前世代プロセッサSandy Bridge
次世代プロセッサHaswell
ブランド名

Core i3

Core i5

Core i7

Celeron

Pentium

Xeon

テンプレートを表示

Ivy Bridgeマイクロアーキテクチャ（アイビーブリッジマイクロアーキテクチャ）とは、インテルによって開発されたマイクロプロセッサのマイクロアーキテクチャである。

前身であるSandy Bridgeマイクロアーキテクチャを22nmにシュリンクし開発され、2012年4月24日に第3世代Coreプロセッサーとして製品化が正式発表された。
機能向上

Ivy BridgeはSandy Bridgeに比して以下の機能の向上を含む [1][2]。

3Dトライゲートトランジスタ（2D 平面トランジスタとの比較で同一パフォーマンスレベルで消費電力が50%少ない）[3]

PCI Express 3.0をサポート [4]
注：Core i3以下のCPUはPCI Express 3.0をサポートしておらずPCI Express 2.0での動作になる

CPUの駆動クロック倍率が最大63（Sandy Bridgeは57）[5]

DRAMは最高2800 MT/sで200 MHz 改善 [5]

Intel HD Graphics 2500/4000。DirectX 11、OpenGL 3.1、OpenCL 1.1をサポート [6]

組み込みGPUは最高16実行ユニット(EU)を持つ。Sandy Bridgeは最高12 [7]

新しい乱数ジェネレータとRdRand命令 [8]。コードネーム Bull Mountain [9]

REP MOVSBとSTOSB操作の強化

半精度浮動小数点コンバート命令の追加

ハードウェアプリフェッチの強化

シングルスレッド時におけるmicro-op queueの改善

レジスタの移動をゼロレイテンシーで操作可能

浮動小数点除算と平方根演算の高速化

ROLおよびROR命令の高速化

DDR3Lとモバイルプロセッサ向けの設定可能な TDP [10]

複数の4K動画再生

Intel Quick Sync Video [7]

組み込みGPUの3画面出力サポート [11]