Itanium
生産時期2001年6月 (22年前) (2001-06)から2021年7月29日 2年前 (2021-07-29)まで
生産者Intel
CPU周波数733 MHz から 2.66 GHz
FSB周波数266 MT/s から 6.4 GT/s
アーキテクチャEPIC
コア数1, 2, 4 or 8
テンプレートを表示

Itanium（アイテニアム）は、インテルが2001年にリリースした、64ビットマイクロプロセッサ。ヒューレット・パッカード (HP) と共同開発した高性能サーバ向けの命令セットアーキテクチャであるIA-64を初めて採用した。

Itanium 2（アイテニアムツー）は、翌2002年に発表されたItaniumの後継で、3次キャッシュを内蔵させるなど性能の向上を図った。2008年2月25日、インテルはItanium 2の表記を「Itanium 9000」などに変更した[1]。これはプロセッサナンバーの採用によりItaniumとItanium 2を区別する必要性が薄れたこと、ブランド力の強化などがあげられる。

2019年1月、インテルは2021年のItaniumシリーズ製造終了を発表した[2][3]。
概要Itaniumのアーキテクチャ「IA-64」も参照

16ビットおよび32ビットのx86命令セットアーキテクチャのマイクロプロセッサーによってパーソナルコンピュータ市場では事実上の標準となったインテルは、1994年に独自の64ビット命令セットアーキテクチャである「IA-64」を発表し、従来の32ビットx86アーキテクチャ (x86-32) を「IA-32」と呼ぶようになった。

IA-64は、従来のx86-32との命令セットレベルの互換性という制約を捨てる代わりに、ヒューレット・パッカード (HP) と共同開発したEPICアーキテクチャを採用し、コンパイラなど主にソフトウェアによる命令レベルの並列性を発揮することで性能と将来への拡張性を確保することを目的とした。

インテルはIA-64により、各社のRISCプロセッサが占めるハイエンドの64ビット市場に進出し、HPは従来からのPA-RISCからの移行を表明した。IA-64は同時に特許などで保護されたアーキテクチャであるため、AMD などの互換プロセッサメーカーの振り切りを狙う目的もあり、将来的にはIA-32 (x86) からの移行も掲げられていた。またインテルがメーカー各社に供給することで、幅広いハードウェアやソフトウェアでサポートと、大量生産による価格競争力の向上により、当時の32ビット市場におけるIA-32に続いて、次世代の64ビット市場で事実上の標準となることが提唱された。

しかしIA-64を採用した最初のマイクロプロセッサであるItanium（コードネームMerced）は開発が遅れ、当初予定の1999年から2年後の2001年にリリースされたが、当時の各社RISCプロセッサだけではなく、Xeonなど自社のx86プロセッサと比較しても価格性能比が低く、サポートするハードウェアやソフトウェアは広まらず、またx86エミュレーションの遅さもあり、広くは普及しなかった。

2002年には性能を改善したItanium 2がリリースされ、2008年の「Itanium 9000」番台への名称変更を経たが、同時期の各社プロセッサと比較しての価格性能比や、更に64ビット命令セットアーキテクチャとしては後発のx86-32を64ビット拡張したx64 (x86-64) が普及したこともあり、2010年の時点でも、IA-64 (Itanium) の普及は一部のメインフレームやミッドレンジコンピュータの移行先など、限定的な市場に留まった。
Itanium 2

Itanium 2の位置付けは、RISCプロセッササーバやメインフレームの置き換えであるとされており、そのため信頼性の向上にプロセッサレベルで対応している。シリーズ共通の特徴は以下の通りである。

16KBの1次命令キャッシュと16KBの1次 (L1) データキャッシュ

2次 (L2) キャッシュは規定されていないが特筆していない場合は256KB（命令/データ共通）

3次 (L3) キャッシュは機種により異なり、1.5MB?24MB

MckinleyバスまたはScalability Portとも呼ばれるシステムバスは128ビット幅

200MHz（DDRなので実質400MHz）の場合、6.4GB/s

2004年には、266MHz（実質533MHz）、8.5GB/sとなった

2005年には、333MHz（実質667MHz）、10.6GB/sとなった


ItaniumからItanium 2へのマイクロアーキテクチャ上の変更点は、整数演算&メモリのユニットが2個から4個に拡張（整数演算専用ユニットは別に2個ある）、命令発行の組み合わせを増大させた、パイプライン段数を10段から8段に変更、などがあげられる。

IA-64だけでなく、IA-32ベースのアプリケーションも実行可能である。

Montecitoより前のCPUでは、IA-32を処理するハードウェアデコーダが搭載されていた。この機能はWindows Itanium EditionにおけるWin32エミュレーションレイヤーでかつて使われていた（Itaniumに移植されなかったプログラム、OCX、DLLの実行に必須で、特にActiveXに対する後方互換性は重大な課題であった）。Montecitoからはハードウェアデコーダは削除され、EFIでIA-32エミュレータがロードされるようになった。

キャッシュ設計上の興味深い点としてL2キャッシュがALUを使わずにセマフォーを操作できるロジックを備えている点である。デュアルコアである2006年7月発売の製品Montecitoを皮切りに、以降のItaniumファミリはマルチコアチップとなる。
歴史

1994年 インテルとHPがIA-64の共同開発を発表

1999年 インテルとHPがIA-64の詳細を発表

2001年 Itanium (Merced) リリース

2002年 Itanium 2 (Mckinley) リリース

2003年 Itanium 2 (Madison) リリース

2004年 Itaniumの設計よりHPが撤退[4]

2005年 Itanium Solutions Alliance (ISA) 発足

2006年 Itanium 2 9000 (Montecito) リリース（後にItanium 9000と改称）

2007年 Itanium 2 9100 (Montvale) リリース（後にItanium 9100と改称）

2008年 Itanium 2をItaniumと改称

2010年 Itanium 9300 (Tukwila) リリース

2012年 Itanium 9500 (Paulson) リリース

2017年 Itanium 9700 (Kittson) リリース

2020年1月30日 最終受注日[2][3]

2021年7月29日 最終出荷日[2][3]

製品
Itanium / Merced (マーセッド)

ItaniumItanium 733MHz
生産時期2001年6月から2003年4月30日まで
生産者インテル
CPU周波数733 MHz から 800 MHz
FSB周波数266 MHz
プロセスルール0.18μm
マイクロアーキテクチャP7
命令セットIA-64
コア数1
ソケットPAC418
コードネームMerced
テンプレートを表示

2001年5月29日に発表。180 nmプロセスで製造され、動作周波数は最大 800 MHz。パッケージ内に外部3次キャッシュとして2MBか4MBを選択できる。価格は1,200 - 4,000USドル。しかし、その性能は業界を満足させるものではなかった。これは当初1999年のリリースを目指していたものの、度重なる延期により設計仕様が2年遅れとなってしまったことも大きい。IA-64モードでは同クロック周波数のx86と比較して若干性能がよい程度で、エミュレーションでIA-32のコードを実行すると非常に低い性能しか出なかった(同クロック周波数のx86の1/8)。激しい市場競争により同時期のx86プロセッサは倍以上の1.7GHzに達しており、プラットフォームも旧式化していた。

Itanium Processor動作周波数L3キャッシュTDP
733 MHz2 または 4 MB116 W
800 MHz2 または 4 MB130 W

Itanium 2
Mckinley (マッキンリ)