DDR3 SDRAM
Double Data Rate 3 Synchronous Dynamic Random-Access MemoryType of RAM
4 GB PC3-12800 ECC DDR3 DIMM
開発元JEDEC
タイプSDRAM
世代3rd generation
発売日2007年 (2007)
規格.mw-parser-output .plainlist--only-child>ol,.mw-parser-output .plainlist--only-child>ul{line-height:inherit;list-style:none none;margin:0;padding-left:0}.mw-parser-output .plainlist--only-child>ol li,.mw-parser-output .plainlist--only-child>ul li{margin-bottom:0}

DDR3-800 (PC3-6400)

DDR3-1066 (PC3-8500)

DDR3-1333 (PC3-10600)

DDR3-1600 (PC3-12800)

DDR3-1866 (PC3-14900)

DDR3-2133 (PC3-17000)

クロックレート400?1066 MHz
電圧 Reference 1.5 V
前世代DDR2 SDRAM (2003)
次世代DDR4 SDRAM (2014)
PC3-10600 DDR3 SO-DIMM (204 pins)

DDR3 SDRAM (Double-Data-Rate3 Synchronous Dynamic Random Access Memory) は半導体集積回路で構成されるDRAMの規格の一種である。

2007年頃からパーソナルコンピュータの主記憶装置などに用いられるようになり、2010年後半まで市場の主流として各種デバイスで用いられた。スマートデバイスなどの組み込み向けとしても、2013年以降の高性能品（ARM Cortex-A15など）に使われるようになった。インテルはNehalemマイクロアーキテクチャ（2008年）から使用している。.mw-parser-output .toclimit-2 .toclevel-1 ul,.mw-parser-output .toclimit-3 .toclevel-2 ul,.mw-parser-output .toclimit-4 .toclevel-3 ul,.mw-parser-output .toclimit-5 .toclevel-4 ul,.mw-parser-output .toclimit-6 .toclevel-5 ul,.mw-parser-output .toclimit-7 .toclevel-6 ul{display:none}
規格の概要

DDR3 SDRAMの規格として以下が定義されている。DDR3 SDRAMのメモリにはチップ規格とモジュール規格の2つの規格が存在している。チップ規格はメモリチップの最大動作周波数を、モジュール規格はメモリモジュールの最大転送速度を示す[1]。8ビットずつのプリフェッチ（prefetch, CPUがデータを必要とする前に、メモリから先読みして取り出す）機能をそなえ、データ転送最大速度は理論上DDR2 SDRAMの2倍である。

また、動作電源電圧は、DDR SDRAMの2.5V/2.6V、DDR2 SDRAMの1.8Vに対し、DDR3 SDRAMは1.5V、DDR3L SDRAMは1.35V動作となっており、より一層の消費電力の低減、低発熱が実現されている。

2005年に、主にパーソナルコンピュータやサーバのメインメモリ用の規格として策定され、2007年から市場に出回り始めた[2]。DDR3 SDRAMに最初に対応したチップセットは、インテルでは2007年中頃にリリースされた3 Seriesチップセット、AMDでは2009年第1四半期にリリースされたSocket AM3である。インテルの場合、主に Core i シリーズのCPU世代から主流になったメモリ規格である。DDR3-1333×2 (21.3GB/s）や DDR3-1066×3 (25.6GB/s) という組み合わせから始まった。

発売当時はDDR2 SDRAMの値ごなれが進んでおり、それとの価格差が大きかったため[3]、当初DDR3専用だったインテルプラットフォーム用チップセットも、結局DDR2 SDRAMにも対応した。2010年にはIntel Core i7の登場（内蔵のメモリーコントローラがDDR3専用）や、AMDのSocket AM3の登場もあり、DDR3とDDR2の価格差は小さくなった。[4]

2012年には低電圧・低消費電力仕様のLPDDR3が発表され、2013年頃からLPDDR3を内蔵したSoCを搭載したスマートフォンやタブレットコンピュータが市場に出回りはじめている。

後継として、DDR4 SDRAMが予定されており、2015年ごろから市場に出回ると予想され[5]、2017年にはDDR4が市場シェア50%を越え世代交代が進んでいった。

なお、VRAM用のGDDR3と混同されやすいが別の規格であり、互換性はない。
レイテンシ

典型的なSDRAMモジュールへのアクセスレイテンシを比較すると、JEDEC準拠のDDR2デバイスはCL=5、5-5-5-15であったが、DDR3標準では、DDR3-1066(CL=7、7-7-7-20)、DDR3-1333(CL=9、9-9-9-24)、DDR3-1600(CL=11、11-11-11-28)である。

DDR3のレイテンシの数値はDDR2より大きい。それはI/Oバスのクロックサイクルがより短いからである。実際の時間間隔はほぼ13 nsと、DDR2のレイテンシと似通っている。新しいプロセスルールで製造されるDDR3はさらに改善が見込まれる。

以前のメモリ世代と同じように、初期のバージョンのリリースの後に、より速いDDR3メモリも利用可能になった。DDR3-2000メモリは9-9-9-28レイテンシ(9ns)がIntel Core i7が間に合うようリリースされた[6]。 CASレイテンシの9とは1000MHz(DDR3-2000)において9nsであり、CASレイテンシ9の667MHz(DDR3-1333)は13.5nsである。

例:

(CAS / DATA RATE) * 2000 = X ns

(9 / 1333) * 2000 = 13.5 ns
拡張機能

インテルは拡張メモリプロファイル(eXtreme Memory Profile) (XMP) の仕様を2007年3月23日に公式に発表した。これはDDR3 SDRAMにおける伝統的なJEDEC SPD仕様に対して、オーバークロック動作のためのプロファイルを追加する規格である。[7]
メモリモジュール
JEDEC標準モジュール

チップ規格モジュール規格メモリクロック
(MHz)バスクロック
(MHz)転送速度
(GB/秒)データ転送速度
（サイクル）
(MHz)データ転送速度
（転送回数）
(MT/秒)モジュールのデータ転送速度
（64ビットデータ=8バイト（B）（1バイト＝8ビット））
（MB = 10 6 {\displaystyle 10^{6}} B、GB = 10 9 {\displaystyle 10^{9}} B）
DDR3-800PC3-64001004006.400800800800MHz × 8B = 6,400MB/秒 = 6.4GB/秒
DDR3-1066PC3-85001335338.5331,066 2 3 {\displaystyle {\tfrac {2}{3}}} 1,066 2 3 {\displaystyle {\tfrac {2}{3}}} 1,066 2 3 {\displaystyle {\tfrac {2}{3}}} MHz × 8B ≒ 8,533MB/秒 = 8.533GB/秒
DDR3-1333PC3-1060016666710.6671,333 1 3 {\displaystyle {\tfrac {1}{3}}} 1,333 1 3 {\displaystyle {\tfrac {1}{3}}} 1,333 1 3 {\displaystyle {\tfrac {1}{3}}} MHz × 8B ≒ 10,667MB/秒 = 10.667GB/秒