コアの性能と採用実績
ARM社製

ファミリーアーキテクチャコア特徴キャッシュ (I/D)/MMU性能 MIPS @ MHz採用製品
ARM1ARMv1ARM1なしARM Evaluation System second processor for BBC Micro
ARM2ARMv2ARM2MUL（乗算）命令を追加.mw-parser-output .plainlist--only-child>ol,.mw-parser-output .plainlist--only-child>ul{line-height:inherit;list-style:none none;margin:0;padding-left:0}.mw-parser-output .plainlist--only-child>ol li,.mw-parser-output .plainlist--only-child>ul li{margin-bottom:0}

4 MIPS @ 8 MHz

0.33 DMIPS/MHz
Acorn Archimedes, Chessmachine
ARMv2aARM250統合メモリコントローラ (MMU), Graphics and IO processor. SWAP命令を追加なし, MEMC1a7 MIPS @ 12 MHzAcorn Archimedes
ARM3ARMv2aARM2aARMとしてはじめてのキャッシュの採用4 KB 統合

12 MIPS @ 25 MHz

0.50 DMIPS/MHz

ARM6ARMv3ARM6032ビットアドレス空間をサポート（それまでは26ビット）なし10 MIPS @ 12 MHz3DO, Zarlink GPS Receiver
ARM600キャッシュ、コプロセッサバス（FPA10浮動小数点演算ユニット用）4 KB 統合28 MIPS @ 33 MHz
ARM610キャッシュ、コプロセッサバスは無し

17 MIPS @ 20 MHz

0.65 DMIPS/MHz
Acorn Risc PC 600, Apple Newton 100シリーズ
ARM7ARMv3ARM7008 KB 統合40 MHzAcorn Risc PC 試作CPUカード
ARM710Acorn Risc PC 700
ARM710a

40 MHz

0.68 DMIPS/MHz
Acorn Risc PC 700, Apple Newton eMate 300
ARM7100Integrated SoC.18 MHzPsion Series 5
ARM75004 KB 統合40 MHzAcorn A7000
ARM7500FEIntegrated SoC. "FE"、FPA・EDOメモリコントローラを追加

56 MHz

0.73 DMIPS/MHz
Acorn A7000+
ARM7TDMIv4TARM7TDMI(-S)3ステージ パイプラインなし15 MIPS @ 16.8 MHzゲームボーイアドバンス, ニンテンドーDS, iPod
ARM710TMMU36 MIPS @ 40 MHzPsion 5 series, Apple Newton
ARM720T8 KB 統合キャッシュ, MMU60 MIPS @ 59.8 MHz
ARM740TMPU
v5TEJARM7EJ-SJazelle DBXなし
ARM9TDMIv4TARM9TDMI5ステージ パイプライン
ARM920T16 KB/16 KB, MMU200 MIPS @ 180 MHzArmadillo, GP32,GP2X（マスタ）, en:Tapwave Zodiac (Motorola i. MX1)
ARM922T8 KB/8 KB, MMU200/250 MHzCavium CNS2132 (Econa product lines), Cavium STR8132 (Econa evaluation board), Ritmo Torrent Box/Mini Lan Server/BT-Downloader (ZAP-LN-86BT)
ARM940T4 KB/4 KB, MPUGP2X（スレーブ）
ARM9Ev5TEARM946E-Svariable, tightly coupled memories (TCM), MPU

231 MIPS @ 210 MHz

74.47 MIPS @ 67.024 MHz
ニンテンドーDS, ノキア N-Gage, Conexant 802.11 chips
ARM966E-Sキャッシュレス, TCMs

ST Micro STR91xF, Ethernet内蔵
ARM968E-S
v5TEJARM926EJ-SJazelle DBXvariable, TCMs, MMU220 MIPS @ 200 MHzMobile phones: ソニー・エリクソン・モバイルコミュニケーションズ（K, W シリーズ）, シーメンス and Benq（x65 シリーズ以降）, テキサスインスツルメンツ OMAP1710
v5TEARM996HSClockless processorキャッシュレス, TCMs, MPU
ARM10Ev5TEARM1020E(VFP)32 KB/32 KB, MMU
ARM1022E16 KB/16 KB, MMU
v5TEJARM1026EJ-SJazelle DBXvariable, MMU or MPU
ARM11v6ARM1136J(F)-SSIMD, Jazelle DBX, (VFP)variable, MMU1.25 DMIPS/MHzTI OMAP 2, NXP i.MX3
v6T2ARM1156T2(F)-SSIMD, Thumb-2, (VFP)1.54 DMIPS/MHz
v6KZARM1176JZ(F)-SSIMD, Jazelle DBX, (VFP)variable, MMU+TrustZone1.25 DMIPS/MHziPhone, iPhone 3G, Broadcom BCM2835
v6KARM11 MPCore1 ? 4 core SMP, SIMD, Jazelle DBX, (VFP)variable, MMU1.25 DMIPS/MHz（最大608 MHz）NVIDIA Tegra
SecurCorev6-MSC0000.9 DMIPS/MHz
v4TSC100
v7-MSC3001.25 DMIPS/MHz
Cortex-Mv6-MCortex-M0マイクロコントローラ向け。M1はFPGA上で動作。命令はM3のサブセット。Thumb-2 (BL, MRS, MSR, ISB, DSB, and DMB)対応。0.9 DMIPS/MHzNXP LPC11xx, Triad Semiconductor, Melfas, 忠北テクノパーク, Nuvoton, オーストリアマイクロシステムズ, ローム, SwissMicros GmbH (DM15, DM41等)
Cortex-M0+0.93 DMIPS/MHzNXP LPC81x, LPC82x, NXP S32K11x, Renesas RAファミリ, Renesas Synergy S1シリーズ
Cortex-M1なし, tightly coupled memory optional.

0.8 DMIPS/MHz[25]

最大 136 DMIPS @ 170 MHz[26]（クロックはFPGA依存）
Altera Cyclone III[27], Actel FPGA[28]