入力出力
ABA AND B
LLL
LHL
HLL
HHH
ANDゲート(アンドゲート)は論理積の論理ゲートである。 右に挙げた真理値表に従った動作をする。出力がHighとなるのは、ANDゲートの両方の入力がHighの場合のみである。 ANDゲートの入力の一方のみがHighの場合やどちらもHighでない場合、出力はLowとなる。換言すれば、ANDゲートは2つの入力から最小値を求めるものである。逆にORゲートは最大値を求める。 入力端子が3つの3入力ANDゲート(英: Triple 3-Input AND gate)も存在する。3入力ANDゲート3入力ANDゲート ANDゲートを表す記号は3種類(ANSI、IEC、DIN)ある。 ANDゲートの入力を A と B、出力を C とすると、 C = A ⋅ B {\displaystyle C=A\cdot B} という論理式を実装していることになる。 上図はNMOSによる実装例である。a と b が入力、F が出力である。 ANDゲートがない場合でも、NANDゲートやNORゲートからANDゲートを構成できる。NANDゲートとNORゲートは「汎用ゲート」であり[1]、他のあらゆる種類の論理ゲートを構成できる。XORゲートでもANDゲートを構成できるが、そのような使い方をすることは滅多にない。
概要
3入力ANDゲート
記号
実装NMOS型ANDゲート
代替技法NANDゲートで構成したANDゲート
脚注・出典^ Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice Hall, 2004. p. 73.
関連項目.mw-parser-output .side-box{margin:4px 0;box-sizing:border-box;border:1px solid #aaa;font-size:88%;line-height:1.25em;background-color:#f9f9f9;display:flow-root}.mw-parser-output .side-box-abovebelow,.mw-parser-output .side-box-text{padding:0.25em 0.9em}.mw-parser-output .side-box-image{padding:2px 0 2px 0.9em;text-align:center}.mw-parser-output .side-box-imageright{padding:2px 0.9em 2px 0;text-align:center}@media(min-width:500px){.mw-parser-output .side-box-flex{display:flex;align-items:center}.mw-parser-output .side-box-text{flex:1}}@media(min-width:720px){.mw-parser-output .side-box{width:238px}.mw-parser-output .side-box-right{clear:right;float:right;margin-left:1em}.mw-parser-output .side-box-left{margin-right:1em}}ウィキメディア・コモンズには、ANDゲートに関連するカテゴリがあります。
表
話
編
歴
論理演算
恒真式 ( ⊤ {\displaystyle \top } )
NAND ( ↑ {\displaystyle \uparrow } )
逆含意 ( ← {\displaystyle \leftarrow } )
IMP ( → {\displaystyle \rightarrow } )
OR ( ∨ {\displaystyle \lor } )
否定 ( ¬ {\displaystyle \neg } )
XOR ( ⊕ {\displaystyle \oplus } )
同値 ( ↔ {\displaystyle \leftrightarrow } )
命題
NOR ( ↓ {\displaystyle \downarrow } )
非含意 ( ↛ {\displaystyle \nrightarrow } )
表
話
編
歴
論理ゲート
論理ゲート
ANDゲート
ORゲート
NOTゲート
XORゲート
NANDゲート
NORゲート
トフォリゲート
フレドキンゲート
関連項目
論理回路
デジタル回路
ファンイン
ファンアウト
カテゴリ