この項目では、AMDが設計開発しているGPUアーキテクチャについて説明しています。リボゾームDNAについては「RDNA」をご覧ください。
.mw-parser-output .ambox{border:1px solid #a2a9b1;border-left:10px solid #36c;background-color:#fbfbfb;box-sizing:border-box}.mw-parser-output .ambox+link+.ambox,.mw-parser-output .ambox+link+style+.ambox,.mw-parser-output .ambox+link+link+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+style+.ambox,.mw-parser-output .ambox+.mw-empty-elt+link+link+.ambox{margin-top:-1px}html body.mediawiki .mw-parser-output .ambox.mbox-small-left{margin:4px 1em 4px 0;overflow:hidden;width:238px;border-collapse:collapse;font-size:88%;line-height:1.25em}.mw-parser-output .ambox-speedy{border-left:10px solid #b32424;background-color:#fee7e6}.mw-parser-output .ambox-delete{border-left:10px solid #b32424}.mw-parser-output .ambox-content{border-left:10px solid #f28500}.mw-parser-output .ambox-style{border-left:10px solid #fc3}.mw-parser-output .ambox-move{border-left:10px solid #9932cc}.mw-parser-output .ambox-protection{border-left:10px solid #a2a9b1}.mw-parser-output .ambox .mbox-text{border:none;padding:0.25em 0.5em;width:100%;font-size:90%}.mw-parser-output .ambox .mbox-image{border:none;padding:2px 0 2px 0.5em;text-align:center}.mw-parser-output .ambox .mbox-imageright{border:none;padding:2px 0.5em 2px 0;text-align:center}.mw-parser-output .ambox .mbox-empty-cell{border:none;padding:0;width:1px}.mw-parser-output .ambox .mbox-image-div{width:52px}html.client-js body.skin-minerva .mw-parser-output .mbox-text-span{margin-left:23px!important}@media(min-width:720px){.mw-parser-output .ambox{margin:0 10%}}

この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方）
出典検索?: "RDNA" マイクロアーキテクチャ ? ニュース ・ 書籍 ・ スカラー ・ CiNii ・ J-STAGE ・ NDL ・ dlib.jp ・ ジャパンサーチ ・ TWL（2023年5月）

原文と比べた結果、この記事には多数の（または内容の大部分に影響ある）誤訳があることが判明しています。情報の利用には注意してください。正確な表現に改訳できる方を求めています。

AMD RDNA
発売日July 7, 2019年 (4年前) (July 7, 2019)
ファブリケーション
プロセスTSMC 7 nm
歴史
前身第5世代GCN
後継RDNA 2
A generic block diagram of a GPU.

RDNA (Radeon DNA[1]) はAMDのGPUマイクロアーキテクチャおよび付随する命令セットである。RDNAを採用した最初の製品ラインナップは、AMD Radeon RX 5000シリーズ（コードネーム：Navi）であり、TSMCの7 nm FinFETグラフィックスチップを使用して製造されている。
アーキテクチャ

このアーキテクチャは新しいプロセッサ設計を特徴としている。ただし、AMDのComputex基調講演で発表された最初の詳細は、後方互換性を目的とした、以前のGraphics Core Next（GCN）アーキテクチャが存在することを前提とした方向性を示唆していた。GDDR6メモリのサポートにより、マルチレベルキャッシュ階層と改善されたレンダリングパイプラインを備えている。

RDNAは、プリミティブシェーダー[注釈 1]の動作有効化も導入している。この機能はVegaアーキテクチャ（GCN第5世代）のハードウェアに存在していたが[2]、実際のパフォーマンスを向上させることは困難であったため、AMDは有効にしていなかった。RDNAのプリミティブシェーダーはコンパイラー制御である。[注釈 2]

RDNAのディスプレイコントローラーは、Display Stream Compression 1.2aをサポートするように更新され、4k 240 Hz、HDR 4K 120 Hz、およびHDR 8K 60 Hzで出力が可能。
命令セット

AMDのGPUOpen Webサイトは、AMD「RDNA」世代デバイスの環境、組織、およびプログラムの状態を説明することを目的としたPDFドキュメントをホストしている。 プログラマーやコンパイラーがアクセスできるこのプロセッサーファミリーにネイティブな命令セットとマイクロコードフォーマットについて詳しく説明している。

RDNA命令セットはAMDが所有している。RDNA命令セットは、いくつかの変更を加えたGCN命令セットに基づいている。
GCNとRDNAの違い

コードのスケジュール方法に影響するアーキテクチャ上の変更がある。
シングルサイクルの命令発行:

GCNは、4サイクルごとに1回、ウェーブごとに1つの命令を発行していた。

RDNAはサイクルごとに命令を発行する。


Wave32:

GCNは、64スレッド（ワークアイテム[注釈 3]）のWavefrontサイズを使用していた。

RDNAは、32スレッドと64スレッド両方のWavefrontサイズをサポートしている。


ワークグループプロセッサ:

GCNは、シェーダーハードウェアを、スカラーALUとベクトルALU、LDS、およびメモリアクセスを含む「コンピュートユニット」（CU）にグループ化していた。1つのCUには、メモリへの1つのパスを共有する4つのSIMD16が含まれる。

RDNAは「ワークグループプロセッサ」（WGP）を導入している。WGPは、シェーダー計算ハードウェア/コンピューティングの基本ユニットとして、コンピュートユニットを置き換えるものである。1つのWGPには2つのCUが含まれる。これにより、単一のワークグループに、より多くの計算能力とメモリ帯域幅を割り当てることができる。RDNAでは、1 CUは1/2 WGPである。


AMD RDNA 2

AMD RDNA 2ファブリケーション
プロセス7nm TSMC
歴史
前身RDNA 1

RDNA 1の後継であるRDNA 2(またRDNA2)マイクロアーキテクチャは2020年にリリースされた。

RDNA 2の詳細は、2020年3月5日にAMDのFinancial Analyst Dayで公開されている。AMDは、RDNA 1よりもワットあたりのパフォーマンスが50％向上すると主張している。また、正確な値は提供されていないがクロック速度とクロックあたりの命令の増加している。AMDが確認した追加機能には、リアルタイムのハードウェアレイトレーシングと可変レートシェーディング、メッシュシェーダ、サンプラーフィードバックなどが含まれる。

第9世代のゲーム機での使用
RDNA 2は、今後独自の調整と異なる構成で第9世代のゲームコンソール（Xbox Series X/SおよびPlayStation 5）に使用されるグラフィックマイクロアーキテクチャとして確認されている[3]。マイクロソフトはRDNA2の機能をフルに活用できる唯一のハードと発言している[1]。
AMD RDNA 3

RDNA 2の後継であるRDNA 3(またRDNA3)マイクロアーキテクチャであり、2022年11月の記者会見でアーキテクチャの詳細が公開された。

また、このアーキテクチャを採用した製品としてRadeon RX 7000シリーズが2022年12月より販売された。

RDNA 2と比較して50%のワット・パフォーマンス向上

チップレット設計（5.3TB/sのチップレット相互接続帯域幅、580億個のトランジスター）

演算ユニットの強化（AIアクセラレーションにより実現する最大2.7倍のパフォーマンス、最大50%優れたCUあたりのレイ・トレーシング・パフォーマンス）