集積回路
□記事を途中から表示しています
[最初から表示]
^ 個別の部品を集積した「ハイブリッド集積回路」なども含める場合もあるが、ここではそちらへの言及は割愛する。
^ 多くの場合、端子の数とその間隔が、パッケージのサイズの要因となっている。
^ 1980年代に商用化しようとした例もあったが、歩留の制約を越えられずに失敗している。WSIの実用化の優先度は高くない。（トリロジー・システムズ（英語版）の記事などで見られる）
出典^ a b c ⇒1960年代初 国産ICのスタート, ⇒http://www.shmj.or.jp/museum2010/exhibi719.htm
^ 城阪俊吉、私とハイブリッドマイクロエレクトロニクスの出会い -戦後40年のやきもの 『HYBRIDS.』 1988年 4巻 1号 p.2-20, doi:10.5104/jiep1985.4.2
^ ⇒米誌に触発された電試グループ, ⇒http://www.shmj.or.jp/shimura/ssis_shimura2_06.htm
^ ⇒固体回路の一試作 昭和36（1961）年4月8日 電気四学会連合大会, ⇒http://www.shmj.or.jp/shimura/shimura_J_L/shimura2_06_3L.jpg
^ ⇒東大グループは「固態型論理回路」, ⇒http://www.shmj.or.jp:80/shimura/ssis_shimura2_07.htm 半導体産業人協会 日本半導体歴史館 志村資料室 第II部
^ The Bipolar Digital Integrated Circuits Data Book, 日本テキサスインスツルメンツ
^ 原題: Introduction to VLSI Systems
^ Kim, Dae-Hyeong; Ahn, Jong-Hyun; Choi, Won Mook; Kim, Hoon-Sik; Kim, Tae-Ho; Song, Jizhou; Huang, Yonggang Y.; Liu, Zhuangjian et al. (2008-04-25). “Stretchable and Foldable Silicon Integrated Circuits” (英語). Science 320 (5875): 507?511. doi:10.1126/science.1154367. .mw-parser-output cite.citation{font-style:inherit;word-wrap:break-word}.mw-parser-output .citation q{quotes:"\"""\"""'""'"}.mw-parser-output .citation.cs-ja1 q,.mw-parser-output .citation.cs-ja2 q{quotes:"「""」""『""』"}.mw-parser-output .citation:target{background-color:rgba(0,127,255,0.133)}.mw-parser-output .id-lock-free a,.mw-parser-output .citation .cs1-lock-free a{background:url("//upload.wikimedia.org/wikipedia/commons/6/65/Lock-green.svg")right 0.1em center/9px no-repeat}.mw-parser-output .id-lock-limited a,.mw-parser-output .id-lock-registration a,.mw-parser-output .citation .cs1-lock-limited a,.mw-parser-output .citation .cs1-lock-registration a{background:url("//upload.wikimedia.org/wikipedia/commons/d/d6/Lock-gray-alt-2.svg")right 0.1em center/9px no-repeat}.mw-parser-output .id-lock-subscription a,.mw-parser-output .citation .cs1-lock-subscription a{background:url("//upload.wikimedia.org/wikipedia/commons/a/aa/Lock-red-alt-2.svg")right 0.1em center/9px no-repeat}.mw-parser-output .cs1-ws-icon a{background:url("//upload.wikimedia.org/wikipedia/commons/4/4c/Wikisource-logo.svg")right 0.1em center/12px no-repeat}.mw-parser-output .cs1-code{color:inherit;background:inherit;border:none;padding:inherit}.mw-parser-output .cs1-hidden-error{display:none;color:#d33}.mw-parser-output .cs1-visible-error{color:#d33}.mw-parser-output .cs1-maint{display:none;color:#3a3;margin-left:0.3em}.mw-parser-output .cs1-format{font-size:95%}.mw-parser-output .cs1-kern-left{padding-left:0.2em}.mw-parser-output .cs1-kern-right{padding-right:0.2em}.mw-parser-output .citation .mw-selflink{font-weight:inherit}ISSN 0036-8075. https://www.science.org/doi/10.1126/science.1154367.
^ 福田哲生著 『はじめての半導体シリコン』工業調査会 2006年9月15日初版第1刷発行 ISBN 4769312547
^ 株式会社インプレス (2020年1月23日). “TSMC、5nmプロセス「N5」を2020年上半期に立ち上げ 〜6 nmは予定通り年内量産開始の見込み”. PC Watch. 2021年4月8日閲覧。
^ 株式会社インプレス (2021年1月18日). “TSMC、3 nmプロセスのリスク生産を2021年内にも開始”. PC Watch. 2021年4月8日閲覧。
^ 株式会社インプレス (2019年5月16日). “Samsung、3 nmプロセスで独自のGAAFET構造「MBCFET」採用へ ?6nmは年内、5nmを2020年より量産開始”. PC Watch. 2021年4月8日閲覧。
^ 株式会社インプレス (2020年1月30日). “【福田昭のセミコン業界最前線】 2020年も半導体はおもしろい(前編)”. PC Watch. 2021年4月8日閲覧。
^ 日経エレクトロニクス 2007年11月5日号「激安DRAMを活かす」 p.63
^ 株式会社インプレス (2020年3月26日). “Samsung、業界初のEUV採用DRAMモジュールの出荷開始”. PC Watch. 2021年4月8日閲覧。
^ “笠原一輝のユビキタス情報局? Intel、第10世代Core発表。10nmプロセスで、L1が1.5倍、L2は倍増に”. 2021年4月26日閲覧。 “初期の計画では2017年末の出荷だったが、Kaby Lakeの微細化製品として計画されてきた同じ10nm採用のCannon Lakeがうまく立ち上がらず、結果的に事実上のスキップ(実際にはGPUなし版が細々と出荷されている)になり、2019年にずれ込んでしまうというかたちになってしまった。”
^ “笠原一輝のユビキタス情報局? Intel、2023年の製品計画プランを延期。ゲルシンガー氏の新体制で強いIntelへの回帰なるか”. 2021/04.26閲覧。 “Intelの次の製造技術であり、TSMCの5 nmと同程度の性能を持っているとされる7 nmの製造計画は2022年に開始され、量産は2023年になると見られている。”
^ インテルCPUロードマップ 2016年中に10nmプロセスを量産、7nmは2019年 ASCIIデジタル2016年04月18日
^ ついに“ひと桁”、7 nmプロセス開発へ加速 EE Times Japan Weekly 2016年03月28日
^ ⇒“Broadwell-EP”こと「Xeon E5-2600 v4」が販売開始 ASCII 2016年04月01日
^ ASCII. “アップル異例の「順番入れ替わり」、それでも「プロセッサー自前開発」で強みを見せる (1/2)”. ASCII.jp. 2021年4月8日閲覧。
^ ⇒New nano logic devices for the 2020 time frames
^ ⇒マイクロ分光素子を用いたイメージセンサの高感度化技術を開発 Panasonic Newsroom プレスリリース 2013年2月4日
参考文献
電子立国日本の自叙伝 - ビデオ、レーザーディスク、DVD、および単行本がある。
カーバー・ミード、リン・コンウェイ 『超LSIシステム入門』菅野卓雄, 榊裕之監訳。培風館。 1981年。ISBN 4-563-03179-8
電子情報技術産業協会 電子デバイス部 半導体技術グループ 編『ICガイドブック ?2006年版? 生活を豊かに、社会を支える半導体』日経BP、2006年。ISBN 4-86130-156-4。
泰司増樹 『CMOSアナログ/デジタルIC設計の基礎』
関連項目
EDA
テープアウト
ASIC
半導体メモリ
フォトニック集積回路（光IC）
量子コンピュータ
外部リンク
『集積回路』 - コトバンク
表
話
編
歴
半導体
分類
P型半導体
N型半導体
真性半導体
不純物半導体
種類
窒化物半導体
酸化物半導体
アモルファス半導体
磁性半導体
有機半導体
半導体素子
集積回路
マイクロプロセッサ
半導体メモリ
TTL論理素子
バンド理論
バンド構造
バンド図
バンド計算
第一原理バンド計算
伝導帯
価電子帯
禁制帯
フェルミ準位
不純物準位
自由電子
正孔
ドーパント
ドナー
アクセプタ
物性物理学
トランジスタ
バイポーラトランジスタ
絶縁ゲートバイポーラトランジスタ
電界効果トランジスタ
薄膜トランジスタ
MOSFET
パワーMOSFET
CMOS
HEMT
サイリスタ
静電誘導サイリスタ
ゲートターンオフサイリスタ
UJT
関連
ダイオード
太陽電池
関連項目
pn接合
ホモ接合
ヘテロ接合
単一ヘテロ接合
ダブルヘテロ接合
空乏層
金属半導体接合
ショットキー接合
オーミック接触
電子工学
パワーエレクトロニクス
電力用半導体素子
光エレクトロニクス
電子回路
増幅回路
高周波回路
半導体工学
半導体デバイス製造
金属
絶縁体
熱酸化
フィラデルフィア半導体指数
カテゴリツリー
コモンズ・カテゴリツリー
表
話
編
歴
電子部品
半導体デバイス
MOSトランジスタ
BiCMOS
BioFET
en:Chemical field-effect transistor (ChemFET)
CMOS
HMOS
FinFET
浮遊ゲートMOSFET (FGMOS)
絶縁ゲートバイポーラトランジスタ (IGBT)
ISFET
en:LDMOS
MOSFET
MuGFET
NMOS
PMOS
パワーMOSFET
薄膜トランジスタ (TFT)
en:VMOS
他のトランジスタ
バイポーラトランジスタ (BJT)
拡散接合トランジスタ
ダーリントントランジスタ（英語版）
電界効果トランジスタ (FET)
電界効果テトロード
en:JFET
en:Light-emitting transistor (LET)
次ページ記事の検索おまかせリスト▼オプションを表示暇つぶしWikipedia
Size:102 KB
出典: フリー百科事典『ウィキペディア（Wikipedia）』
担当:undef
