初期のフラッシュメモリは、1セルあたりのビット数が1ビットであったため、大容量化するとダイのサイズが大きくなり、歩留まりも低下した。そこで1セルあたりのビット数を増やす為、フローティングゲートに入れる電子の数を制御し、また読み出し時には「ゲートに入った電荷に依存してゲート下へ電流を流すための電圧が変わる（Vthが変わる）現象」を利用することで、1セルあたり4段階の電圧レベルを用いて2ビットの容量を実現した物が考案され、これをマルチレベルセル(MLC)と呼ぶ。従来の1セルあたり1ビットのものは、シングルレベルセル(SLC)と呼ぶようになった（レトロニム）。セル数が同じ場合、1セルあたり2ビットのMLCはSLCの2倍の容量になる。3ビットならばSLC1ビットの4倍になり、4ビットならばSLC1ビットの8倍になる。業界の慣例としてそれぞれトリプルレベルセル(TLC)、クアドラプルレベルセル(QLC)と呼ばれている（ただしTLCの電圧レベルは8段階なので、3段階ではない）。
SLCの優位な点は速度・書き換え可能回数の面である。これはVthの多段判定が不要などによる。MLC・TLCは書き換え回数を経るにつれ中間の2値の差が小さくなり、ここでの誤りがエラーの原因になる。MLC・TLCの優位な点は大容量化である。2022年現在では各社から大容量のSSDが低価格で販売されており、HDDからの完全な換装もその速度を考えれば十分値段に見合うものになっている。
SLC (Single Level Cell):1個のメモリセルに1ビットを記憶、セルトランジスタのしきい電圧は2段階（消去が1つ、書き込みが1つ）
MLC (Multi Level Cell):1個のメモリセルに2ビットを記憶、セルトランジスタのしきい電圧は4段階（消去が1つ、書き込みが3つ）
TLC (Triple Level Cell):1個のメモリセルに3ビットを記憶、セルトランジスタのしきい電圧は8段階（消去が1つ、書き込みが7つ）
QLC (Quadruple Level Cell):1個のメモリセルに4ビットを記憶、セルトランジスタのしきい電圧は16段階（消去が1つ、書き込みが15）
SLC型
SLC型は1つの記録素子に1ビットのデータを保持する。
蓄積電荷量の検出を "Hi/Low" の2値で判断するため、記録素子の劣化やノイズといった多少の蓄積電荷量のバラツキは問題とならない。
書き換え可能な上限回数が多い
データ保持期間が比較的長い（5年から10年）
MLC（多値NAND）
MLC型、TLC型、QLC型といった多値NANDは、蓄積電荷量の検出を"Hi/Low"だけでなく、2つの間にいくつかの中間値を設定して、4値や8値、16値といった多値で判断する。記録素子の劣化やノイズによって少しでも蓄積電荷量に変動が生じると、保持していたデータは誤りとなる。その場合、フラッシュメモリ回路やそれを制御するコントローラ内の誤り検出訂正回路によって自動的に正しいデータに修正される（エラー訂正）。一般的に多値NANDの記録素子は、エラー訂正機能との併用が必須となり、SLC型と比べ多くの冗長エリアが必要となる。またこれらのエラー状況を監視する事により、「メモリーブロック不良」が検出され、代替メモリーブロックに切り替えられる。
例えばMLC型はSLC型と比べて書き換え可能な回数とデータ保持期間で劣るが、1セルあたりの記憶容量が倍増（4値の場合）する。同じセル数（体積）であれば大容量化が、同じ容量ならば低価格化（少セル化・小型化）が可能となり、大容量フラッシュメモリを安価に提供することが可能となる。長期間の使用や高信頼性を求めず、主に価格や小型化を重視するデジタルビデオカメラや個人用PCなどの民生用途に用いられる。 消去・書き込みのためにVppとして別電源が必要なもの(二電源系)と、単一電源で動作するもの(単電源系)がある。単電源系はチャージポンプなどの昇圧回路を内蔵している。最近では、低容量のROM等には3.3V単電源のもの、携帯電話のROM用途には1.8V単電源またはCore 1.8V・I/O 3.3Vのものが多く使われている。(書き込まれたデータの保持期間は有限である。) フラッシュメモリの制約の一つは、ランダムアクセスにおいて、ビット単位の書き換えができないことである。 別の制限は、フラッシュメモリが、（大抵PまたはEサイクルで書き込まれる）消去サイクルの – プログラムの有限の（回）数をもっている、すなわちその回数には限りがあることである。最も商業的に利用されるフラッシュ製品は、記憶の完全な状態の品質低下が始まる前までに、おおよそ100,000のP/Eサイクルに耐えるよう保証されている。[4] 2012年12月に、マクロニックス
電源
構造図フラッシュメモリのセルの構造
書き込み時
ソースをGNDに接続して、ドレインとゲートに高電圧を印加する。
ホットエレクトロンはソース側から浮遊ゲートと基板間のゲート絶縁膜をすり抜けて浮遊ゲートに留まる。(トンネル効果)
消去時
ソースを開回路状態に、ドレインに高電圧を印加し、制御ゲートをGNDに接続する。
すると、浮遊ゲート内の電荷はドレイン側に引き抜かれる。
制約
ブロック消去
メモリーウェア
