プログラム内蔵方式
ディジタル
CPU
アドレス付け
記憶装置
バス
命令
プログラム
データ
プロセッサ
制御装置
[2]
遅延記憶装置
[注 1]
計算理論
マタイ効果
[3]
概要

理論

チューリングマシン
実装
計算模型
チューリング完全
二進法
論理演算
RAMマシン
ゲーデル数
[4]
インタプリタ
自己書き換えコード
システムソフトウェア
プログラミング
組み込みシステム
ハーバード・アーキテクチャ
ボトルネック
フォン・ノイマン・ボトルネック
経緯と現状

過去

EDVAC
SSEM
EDSAC
IASマシン
池田敏雄
[5]
プログラム内蔵方式
現状

データフロー
アウト・オブ・オーダー実行
再構成可能コンピューティング
光コンピューティング
量子コンピュータ
ニューロコンピュータ
DNAコンピュータ
[6]
[7]
[8]
[6]
キャッシュ
主記憶
補助記憶
記憶階層
割り込み
チャネル・コントローラ
DMA
バスマスタリング
脚注の使い方
^
ハワード・エイケン
^
岸 & 野田 2016
^
^
^
^
a
b
“ImPP”
http://www.st.rim.or.jp/~nkomatsu/nec/uPD7281.html
^
^
“非ノイマン型データ駆動プロセッサImPPの開発 (NEC)”
http://www.shmj.or.jp/museum2010/exhibi704.htm
参考文献

岸 知二、野田 夏子『ソフトウェア工学』近代科学社、2016年。
ISBN
978-4-7649-0509-2
関連項目

プログラム内蔵方式
フォン・ノイマン・ボトルネック

コンピュータ
書きかけの項目
協力者を求めています
PJ:コンピュータ
P:コンピュータ
表示
表
CPUテクノロジー
アーキテクチャ
ISA
CISC
EDGE
EPIC
OISC
RISC
VLIW
ハーバード・アーキテクチャ
4ビット
8ビット
12ビット
16ビット
18ビット
24ビット
31ビット
32ビット
36ビット
48ビット
60ビット
64ビット
128ビット
並列処理
命令パイプライン
イン・オーダー&アウト・オブ・オーダー
レジスタ・リネーミング
投機的実行
命令
スーパースカラー
データ
タスク