この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方）
出典検索?: "差動増幅回路" ? ニュース ・ 書籍 ・ スカラー ・ CiNii ・ J-STAGE ・ NDL ・ dlib.jp ・ ジャパンサーチ ・ TWL（2012年7月）
図1: オペアンプは差動増幅回路の一例である。
Vs+:正電源
Vs-:負電源
V+:正極入力
V-:負極入力
Vout:出力

差動増幅回路（さどうぞうふくかいろ、英: Differential amplifier）とは、2つの入力信号の差分を一定係数（差動利得）で増幅する増幅回路である。差動増幅回路はオペアンプ、コンパレータやエミッタ結合論理（ECL）ゲートの入力段として使われる。
概要

2つの入力 V i n + {\displaystyle V_{\mathrm {in} }^{+}} と V i n − {\displaystyle V_{\mathrm {in} }^{-}} が与えられたとき、実際の差動増幅回路の出力 V o u t {\displaystyle V_{\mathrm {out} }} は次のように表される。

V o u t = A d ( V i n + − V i n − ) + A c ( V i n + + V i n − 2 ) {\displaystyle V_{\mathrm {out} }=A_{\mathrm {d} }(V_{\mathrm {in} }^{+}-V_{\mathrm {in} }^{-})+A_{\mathrm {c} }\left({\frac {V_{\mathrm {in} }^{+}+V_{\mathrm {in} }^{-}}{2}}\right)}

ここで、 A d {\displaystyle A_{\mathrm {d} }} は差動利得、 A c {\displaystyle A_{\mathrm {c} }} は同相利得である。差動利得と同相利得の比を同相信号除去比（CMRR）と呼ぶ。

C M R R = A d A c {\displaystyle \mathrm {CMRR} ={\frac {A_{\mathrm {d} }}{A_{\mathrm {c} }}}}

上の式で、 A c {\displaystyle A_{\mathrm {c} }} がゼロに近づくと CMRR は無限大に近づくことがわかる。電流源の抵抗 R e {\displaystyle R_{\mathrm {e} }} が高いほど A c {\displaystyle A_{\mathrm {c} }} が低くなり、CMRR が改善される。従って、完全に対称的な差動増幅回路で A c = 0 {\displaystyle A_{\mathrm {c} }=0} なら、出力電圧は次のようになる。

V o u t = A d ( V i n + − V i n − ) {\displaystyle V_{\mathrm {out} }=A_{\mathrm {d} }(V_{\mathrm {in} }^{+}-V_{\mathrm {in} }^{-})}
応用

差動増幅回路は入力が1つの増幅回路よりも汎用的形態である。　ここで、入力の片方( V i n − {\displaystyle V_{\mathrm {in} }^{-}} )に基準電圧 V R e f {\displaystyle V_{\mathrm {Ref} }} を入力し、もう片方の入力( V i n + {\displaystyle V_{\mathrm {in} }^{+}} )に信号を入力すると出力 V o u t {\displaystyle V_{\mathrm {out} }} は上述の式より、

V o u t = A d ( V i n + − V R e f ) {\displaystyle V_{\mathrm {out} }=A_{\mathrm {d} }(V_{\mathrm {in} }^{+}-V_{\mathrm {Ref} })}

となり、出力 V o u t {\displaystyle V_{\mathrm {out} }} は基準電圧 V R e f {\displaystyle V_{\mathrm {Ref} }} と入力信号の差を増幅した結果が出力される。