ラッチ回路（ラッチかいろ）は、双安定マルチバイブレータの一種で、1ビットの情報を保持できる状態を有する電子回路である。
概要

アナログ回路の応用もあるが、デジタル回路（論理回路）のひとつとみなされることもある。クロックのある（同期・クロックド）ラッチでは、クロックのエッジ位置でのみ出力が変化するエッジトリガタイプと、「オープン」の期間は素通りするトランスペアレントタイプの2種類に大別される。

用語には揺れがあり、エッジトリガタイプをフリップフロップとし、トランスペアレントタイプのみをラッチとする用法もある。また、エッジトリガタイプを同期式フリップフロップ、セット・リセットとトランスペアレントタイプを非同期式フリップフロップ、などとすることがある。

ラッチを含む回路は状態を記憶することができ、出力は状態と入力の組み合わせで決まる。このような回路を順序回路と呼ぶ。

近年の高速なアナログ回路では、コンパレータや分周回路として差動のラッチ回路が数多く利用される。
セット・リセット型ラッチ回路
SRラッチ/双安定性ラッチSRラッチ回路

最も基礎的なラッチが「SRラッチ」（あるいはRS-）である。Sは「Set」、Rは「Reset」の意である。

一般的な論理ゲートでの実装としては、たすきがけになったペアのNORゲートで構成する。状態は、右の図などでQの記号を付した端子から出力される。NANDゲートでも（少し動作が変わるが）同様の状態を持つ回路を構成できる（後述）。NANDによるRSラッチインバータによるRSラッチ

また、論理でなく電子回路的な、言い換えるとアナログ的に調整された設計が必要になるが、インバータ2つなどによる構成もある[1][2]。

SとRの記号を付した端子が入力であり、それぞれ前述の通り「Set」と「Reset」である。両方ともLowの時、たすきがけ配線のフィードバック作用による双安定性により、 QとQの出力が、それぞれLowかHighのどちらか、かつ、互いに逆の状態に保たれる。

R (Reset) がLowの間に S (Set) がHighとなった場合、Q出力がHighとなり、SがLowに戻った後も QはHighを保持する。同様に、SがLowの間に RがHighとなった場合、Q出力がLowとなり、RがLowに戻った後も QはLowを保持する。

SR ラッチ動作[3]
状態遷移表励起表（英語版）
SRQnext動作QQnextSR
LowLowQprev保持LowLowLowX
LowHighLowリセットLowHighHighLow
HighLowHighセットHighLowLowHigh
HighHigh--禁止HighHighXLow
クロスカップリングされた一対のNORゲートで構築されたSRラッチ。赤および黒は「1（真）」または「0（偽）」を示す

（この表において、Xはdon't care）

SとRを両方ともHighにした場合の動作は一般には不定であり、「禁止」とされている場合もある（上記の表では安全側をとり禁止とした）。次の節で説明する。
SRラッチの「不定」

SとRの入力を両方ともHighにした場合については、一般に「不定」とされることが多い。ICの品種によっては、その内部構造などの理由により「禁止」とされている場合もあり、その場合は絶対にそのような入力を与えてはならない（MUST NOT）。一方で汎用論理ICと配線により自作した回路などでは、電子回路として意図的にそのような場合の動作を利用することもある。具体的には、両方をほぼ同時にLowにした場合に、その変化速度のわずかな違いによってどちらが早かったかを検出する回路という応用がある。クロック等を必要とせず、ハードウェアによる検出であるため確実度が高い。いずれにしても、「不定という状態」があるわけではない。

NORゲートで構成されたSRラッチの場合、入力を両方ともHighにすると、QとQの両方の出力が同時に、かつ過渡的にでなく[nb 1]Lowになる。Q = not Q という恒等式が成立していなければならない回路の場合（両方の出力を相補的に利用しているなど）、それに違反することになる。

ラッチとして集積されているICなどでは、内部が必ずしもNORゲートで構成されているとは限らず、実装によっては出力が安定する前に、長い振動状態を起こす危険もある（en:Metastability in electronics）。

この「不定」に、出力を 切り替える（トグルする） という状態を割り当てたものと見ることができるのが、#JKラッチである。
NANDによるバリエーションNAND型SRラッチ

前述の構成をNANDゲートに置き換えたものである。入力はSとRどちらも負論理となり、オーバーラインを付してSとRと示している。それ以外の動作や禁止についてはNORによるものと同様である。

負論理の不便性などにもかかわらず、SRラッチは、歴史的に広く使われてきた。これは、論理方式によっては（たとえばCMOS以前のDTLやTTLなど）NANDのほうが簡単なため安価に生産できたためである。CMOS論理方式でもNMOSとPMOSの特性の非対称性により、NANDのほうが少し有利である。

SRラッチの動作
SR動作
LowLow禁止
LowHighセット
HighLowリセット
HighHigh保持
SRラッチのシンボル

JKラッチJKラッチ

JKラッチは、クロックを持つこともありJKフリップフロップと言われることも多い。

JKラッチは、次の状態を持つ。

JKラッチ真理値表
JKQnextコメント
LowLowQprev保持
LowHighLowリセット
HighLowHighセット
HighHighQprevトグル
JKラッチのシンボル

したがって、JKラッチは、SRラッチにおいては不定となる入力に対して、出力を 切り換える（トグルする） ような動作をする。
ゲーテッド・ラッチ回路と条件付通過性

ラッチは、データを通過するように設計されている。すなわち、入力信号が変化するとすぐに出力信号が変化する[nb 2]。あるいは、一方の信号が入力されていない時に非透過にするための簡単な論理（例えば「Enable」入力）を、通過性のラッチに追加することができる。

このようにすることにより、 通過性の低い ラッチや エッジで動作する フリップフロップなどを実装することができる[4]。
ゲーテッドSR型ラッチ回路NANDゲートで構成されたゲーテッドSRラッチ回路図NORゲートで構成されたゲーテッドSRラッチ回路図