この記事には独自研究が含まれているおそれがあります。問題箇所を検証し出典を追加して、記事の改善にご協力ください。議論はノート
を参照してください。(2013年1月)この項目では、電気信号のクロックについて説明しています。
時計については「時計」をご覧ください。
フランス風の軽食 croque については「クロックムッシュ」をご覧ください。
クロックスについては「クロックス (曖昧さ回避)」をご覧ください。
その他のクロックについては「クロック (曖昧さ回避)」をご覧ください。
クロック信号(クロックしんごう、クロックパルス、クロック、clock signal)とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる(同期を取る)ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる[1]。日本産業規格では刻時信号[2]とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料[3]はある)。
クロック信号はクロックジェネレータ(英語版)で作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分(電圧が低い状態から高い状態に遷移する部分)で動作することが多く、ダブルデータレート(英語版)の場合は立ち下がりの部分でも動作する。 ある程度以上の規模の複雑さの集積回路 (IC) は回路各部の遅延伝播での最悪の場合を考慮し、それよりも低い周期で各部分を同期させるのにクロック信号を使うことが多い。所定の動作を完了するまでに複数のクロック周期[4](英: clock cycle)がかかる場合もある。さらに大規模で複雑なICでは、回路全体に正確に同期したクロックを供給すること自体も難しくなる。その目立った例としてマイクロプロセッサがあり、一般に水晶振動子を利用した発振回路を用いて発生させる。低速動作の機器や精度を要求されない機器では、安価なセラミック発振子を用いることもある。水晶振動子と発振回路を1個のパッケージに内蔵し、電源を接続するだけでクロック信号を出力するクロック・モジュールと呼ばれる電子部品を用いることが多い。例外として非同期回路
デジタル回路
クロック信号はゲート制御されることもある。すなわち、回路の特定部分へのクロック信号供給の有無を別の信号で制御する。使われていないデジタル回路の一部を停止させて消費電力を低減させるのにこの技法を使うことが多いが、タイミング解析における複雑さが増大する。 単一のクロックのエッジにより、関係する全てのフリップフロップが動作する方式である。1990年代以降の大抵のクロック同期設計は単相である。 マスタ-スレーブ方式のラッチ(フリップフロップ)を使う方式のクロックである。 4相論理方式(en:Four-phase logic ナショナル セミコンダクターのIMP-16ファミリーなどの初期のマイクロプロセッサでは、多相クロックを使っていた。
単相クロック
2相クロック
4相クロック
事例
Size:24 KB
出典: フリー百科事典『ウィキペディア(Wikipedia)』
担当:undef