Dynamic Random Access Memory（ダイナミック・ランダム・アクセス・メモリ、DRAM、ディーラム）は、コンピュータなどに使用される電子部品の一つで、コンデンサ（キャパシタ）に電荷を蓄えることにより情報を記憶する。RAMの一種。

コンピュータの主記憶装置やデジタルテレビやデジタルレコーダー、デジタルカメラなど多くの情報機器の記憶装置に用いられる。DRAMは電源供給が無くなると記憶情報も失われるために、長期記録の用途には向かず、情報処理過程の一時的な作業記憶の用途に用いられる。
目次

1 動作原理

2 歴史

3 構造

4 データアクセスの方法

5 リフレッシュ

5.1 リフレッシュアドレス指定方法

5.2 リフレッシュのタイミング


6 ソフトエラー

7 種別

7.1 初期DRAM

7.2 高速ページモード付きDRAM

7.3 EDO DRAM

7.4 BEDO DRAM

7.5 SDRAM

7.6 Direct RDRAM

7.7 DDR

7.8 他のDRAM


8 DRAM業界

9 関連項目

10 脚注・出典

//

動作原理

コンデンサとも呼ばれるキャパシタは自然放電によりやがて電荷が失われるため、1秒に数回程、列単位でデータを読み出して列単位で再び記録し直すリフレッシュが繰り返し必要となる。この煩雑な動作はたとえ外部から読み出しの必要が無くとも記憶保持の間は常に必要となるため動き続けるという特徴から「ダイナミック」（動的）という名前が付けられた。

ニュースなどの解説では「記憶保持動作が必要な随時書き込み読み出しできる半導体記憶回路」などと紹介される。

なお、現在では記憶セルがDRAMセルの構造で、インターフェースがSRAMと同じ疑似SRAMもある。

歴史

ABCマシンに使われたコンデンサ・メモリーを磁気コア・メモリーに用いられたクロス構造で実現したもの。

DRAMの開発時点で一般的だった半導体メモリーの1つで、今ではスタティック・メモリーとして知られる物では、1つのフリップ・フロップ回路によって "1" か "0" の状態（1ビット）を記憶するために2-6個のトランジスタが必要とされていた。1つの回路規模を小さくすることで記憶できる容量を増やそうと、記憶素子をコンデンサで作りメモリーセル・アレイの周囲の回路でコンデンサの電荷が失われる前に充電しなおすものとして構想された。周囲の回路が余分に必要とされるが、個別のメモリーセルは1つのトランジスタと微小なコンデンサで済むので小さく作れた。

米ザイログ社が作ったCPUのZ80では、このDRAMのリフレッシュ動作専用の7ビットカウンタ（Rレジスタ）が内蔵されていて、プログラムとは別にDRAMへのメモリーアクセスが自動的に行なわれた。

構造8F2のセル構造概略
現在一般的なDRAMのセル構造でキャパシタとトランジスタは横に並んで位置する。
1.ワード線 2.ビット線 3.キャパシタ 4.1つのセルの大きさ4F2のセル構造概略
開発中のDRAMのセル構造　キャパシタとトランジスタは縦に重ねられている。
1.ワード線 2.ビット線 3.キャパシタ 4.1つのセルの大きさ 5.キャパシタ 6.ソース 7.チャンネル 8.ドレイン 9.ゲート絶縁膜

記憶セルの最小単位は、キャパシタ1個と、それに隣接するスイッチ用のFET1個から構成される。記憶セルは碁盤の目のように並べて配置され、横方向の行アドレスと縦方向の列アドレスを指定してその中から1つを選択する。記憶セルアレイ1枚あたり1ビット分のデータとして使用するが、複数枚を同一チップ上に用意して、8ビット用や16ビット用などとしているものが現在では一般的である。

データの内容は、記憶セルのキャパシタに電荷がある場合は論理"1"、無い場合は論理"0"というように決定される。

データの読み書きをする時には、1行分のデータを列の数だけ用意されたセンスアンプで一度に取り込み、その中から必要とするビットのデータを読み込むか、データの書き換えを行う。センスアンプで読み込む時にキャパシタの電荷は失われるので、再び１行分のデータを記憶セルに書き戻して読み書きを終了する。

SRAMのメモリセルが6個のトランジスタ（あるいは4個のトランジスタと2個の抵抗）で構成されていてプロセス微細化によるスイッチング速度向上がアクセス速度を向上させているのに対して、DRAMではメモリセルにあるキャパシタとスイッチングトランジスタに存在する寄生抵抗による時定数回路が存在する為プロセスの微細化やトランジスタのスイッチング速度向上はメモリのアクセス速度向上にさほど寄与しない。キャパシタの容量を小さくすれば高速化できるが信頼性が下がる。微細化によってキャパシタを作りこめる面積が小さくなったのを補う為に、キャパシタを立体構造にして容量不足を補うようにしている。

記憶セルの構造から、DRAMはスタック型とトレンチ型に分類される。スタック型はキャパシタ構造体がスイッチングトランジスタの上方にシリコンを堆積させて作る。トレンチ型はシリコン基板に鋭い溝を堀りスイッチングトランジスタの下にキャパシタ構造体を作る。連続したプロセスの過程でキャパシタ構造体を作れるスタック型に比べ、トレンチ型は溝を深く掘るエッチング工程が不連続であり、かつては生産性の上でスタック型が優位とされていた。しかし微細化によってキャパシタの容量を確保するにはスタック型は工程を何度も重ねなければならない為に、両者の生産性は拮抗しつつある。トレンチ型では微細化、量産性に限界がありトレンチ型を生産していたメーカーもスタック型へ移行しつつあり、主流となっている。

TFT液晶ディスプレイと同じく点欠陥が問題となるが、半導体メモリの場合はメモリセルの空間的（物理的）な場所は問題とならない。従って欠陥セルのあるカラムは、メモリセルアレイの端にある、冗長領域に論理的に割当てられ、ＩＣは良品として出荷され製品コストの上昇が抑えられている。