TFT液晶ディスプレイと同じく点欠陥が問題となるが、半導体メモリの場合はメモリセルの空間的（物理的）な場所は問題とならない。従って欠陥セルのあるカラムは、メモリセルアレイの端にある、冗長領域に論理的に割当てられ、ＩＣは良品として出荷され製品コストの上昇が抑えられている。この技術は半導体メモリ一般に利用されている。
これまでは8F2(Fは最小加工寸法)が主流だったが、6F2が主流となりつつある。将来的には4F2が導入される見通しである。
DRAMの記憶セルを指定するためのアドレスデータ線は、行アドレスと列アドレスとで共通になっていて、行アドレスと列アドレスを時分割で設定するようになっている。メモリの番地のうち、行アドレスは上位ビットの部分に割り当て、列アドレスは、下位ビットに割り当てて使用する。アドレスデータ線にどちらのデータが加えられているかを区別するために、RAS (row address strobe) およびCAS (column address strobe) と呼ばれる信号を用いる。行アドレスデータを確定した状態でRAS信号をアクティブにすることで、RAS信号の変化点での状態を素子に行アドレスとして認識させる。RAS信号がアクティブな状態のまま、引き続き列アドレスデータに切り替えて、CAS信号をアクティブにし、CAS信号の変化点での状態を素子に列アドレスとして認識させ、必要とするアドレスのデータにアクセスを完了する。
データアクセスの高速化のため、同じ行アドレスで列アドレスが違うデータを次々に読み書きする方法が考案されており、これをページモードと呼ぶ。
ページモードは高速ページモード (fast page mode)、そしてEDO(EDO-DRAM)と進化し、現在はsynchronous DRAM (SDRAM) と呼ばれる、行アドレス内容を同期転送（バーストモード）で高速に入出力する機構を搭載した物が主流となっている。全く工夫のないDRAMでは100nsec以上かかっていた物が、最新のDRAMでは2.5nsec前後まで高速化されている。ただし、列・行アドレス共に指定してセットアップ・プリチャージの時間を含むアクセスタイム自体は、それほど短縮されていない。この10年間で1/3程度高速化されただけである。
また、読み込みと書き込みを全二重で行う事ができるDual Port DRAMがある。PC用途ではヘテロジニアス（異種）であるCPU-GPU間共有メモリに用いられたり、あるいは全く互換性のないマルチプロセッサ構成のPCやワークステーション、PCI-PCI間メモリ転送デバイスなど様々な用途に使われる。このメモリの歴史は古く、アクセスタイムの向上以外は主だった変化はない。最も多い使用用途はVRAMであろう。この用途もそう大きく変化していない。
記憶セルに蓄えられた電荷は、素子内部の漏れ電流によって徐々に失われていき、電荷の無い状態との区別が困難になってくる。そこで、定期的に電荷を補充する操作が必要となり、この操作をリフレッシュと呼ぶ。リフレッシュは1行単位で同時にアクセスすることで実施され、規定された時間内（数十ミリ秒程度）に素子内の全ての行について行わなければならない。
コンデンサ・メモリーの元祖であるABCマシンではジョギングと呼ばれた。リフレッシュという用語は米インテル社によって付けられた。
リフレッシュを行う行アドレスを指定するには、次のような方法がある。
RAS only リフレッシュ : DRAMに行アドレスを与え、RAS信号のみをアクティブにすることで、指定された行のリフレッシュを行う。リフレッシュアドレスは、DRAMの外部回路によって作る必要がある。
CAS before RAS リフレッシュ : CASとRASをアクティブにするタイミングを、通常のデータアクセスと逆にすることで、DRAM内部のリフレッシュ回路を起動する方法。起動毎に内部に用意されたカウンタをアップさせ、必要な行アドレスを順番に発生させるので、DRAMの外部にリフレッシュ用のアドレスカウンタを用意する必要がない。
オートリフレッシュ
代表的な方法として、以下の二つがある。
集中リフレッシュ: 規定された時間毎に素子内の全ての行を一度にリフレッシュする。
分散リフレッシュ: 規定された時間を行の数で割った周期で一行ずつリフレッシュする。
前述の通り、データは各記憶セルのキャパシタの電荷の形で記憶されるが、宇宙線などの放射線がキャパシタに照射されると、電荷が失われ、データが書き換わってしまう現象が発生する。これをソフトエラーと呼び、高エネルギーの放射線を常に浴びる可能性のある宇宙航空分野はもとより、地上の日常的な環境に於いても発生し、コンピューターが偶発的に異常を来す原因ともなる。また、近年の大容量、高集積化に伴ってキャパシタが小型化し、容量が小さくなった（即ち蓄えられる電荷が少なくなった）ことにより、この影響は無視できないものとなりつつある。
宇宙線のような高エネルギー放射線でなくとも、可視光線の光子でも同様の現象が発生する。通常のDRAMは樹脂製のパッケージによって遮光されているため、実際の問題とはならないが、この現象を応用しチップに光を当てられるようにすることで、画像素子として応用した製品も存在した[1]。
磁気コアに代わるメモリとしてDRAM製造に着手した米インテルは、ダイの状態では問題が無いのにパッケージにするとソフトエラーが多発する問題に遭遇し、原因を追及し、パッケージのセラミックスにアルファ線を放出する物質が含まれている事をパッケージ製造元である京セラと共に突き止めた。インテルはこの現象を京セラに極秘にするよう要請し、DRAM用パッケージは京セラが作った特注パッケージを使用した。インテル自身がインテル・１と呼ぶ半導体巨大企業へ発展する第一歩はソフトエラーの秘密によって市場から競合メーカーを追い出す事によって始まったとされる。[2]
1970年に米インテル社が世界最初のDRAMの「1103」を発売してから、多くの種類のDRAMが市場に登場している。各DRAMの種別名称ではSD-RAMのような横棒の有無で迷うが、以下では横棒は省いて示す。
1970年代や1980年代の初期のDRAMは広範に採用された動作規格などは存在せず、DRAM製品ごとに細かな仕様を確認する必要があり、また、2008年現在では一般的なDIMMのようなメモリーモジュール形状での実装は少数派で、多くが単体のDIPを8個や16個の複数を個別にDIPソケットに挿入実装していた。この時に採用されたRAS/CAS信号やセンスアンプといったDRAMの基本的な回路構成と、微小なキャパシタに記憶して繰り返しリフレッシュ動作を行なうといった動作原理は21世紀の現在も最新型DRAMの基本技術に継承されている。
いくつかの連続するアドレスの読み出し時に高速化するための工夫を加えたDRAMである。 通常のDRAMの読み出し時にはRAS信号によってロウアドレスを与え、CAS信号によってカラムアドレスを与える動作をそれぞれのメモリー番地に対して繰り返し与えるが、記憶領域へのアクセスは連続する傾向が強く、連続する番地ごとにロウとカラムを与えるのではなく、直前のロウアドレスと同じ場合にはロウを与えずにカラムアドレスだけを変えて与えることで、メモリ番地の指定時間を短くすることで高速化をはかっていた。高速ページモード付きDRAMでも従来のロウとカラムをすべて個別に与える動作が保証されていた。 21世紀の現在はほとんど使用されていない。
それ以前のDRAMでは、データ読み出し時にデータ出力信号が安定出力されてから、次のカラムアドレスを与えることが出来るのに対して、EDO DRAM（Extended Data Output DRAM）ではデータ出力線にデータラッチを設けることで、データ出力のタイミングと次のカラムアドレスの受付タイミングとをオーバーラップしている。