CMOS（シーモス、Complementary Metal Oxide Semiconductor）とは、狭義にはMOSFET（金属酸化膜半導体素子）を相補形に配置したゲート構造のこと。論理回路の設計と実装に用いられる。そこから派生し多義的に多くの用例が観られる（『#その他の用例』参照）。
目次

1 原理

2 特徴

2.1 ラッチアップ


3 CMOS標準ロジックIC

3.1 CMOS入出力レベル電圧 (V)


4 その他の用例

5 関連項目

6 出典

//

原理CMOSによるインバータ

pチャネルとnチャネル のMOSFETを、相補うように接続した集積回路の構造である。

CMOSを使った最も基本的な回路である、インバータ（論理反転回路）を右図に示す。この回路において、VddとVssは電源線（VddはVssに対して3?15V程度の電位差を持つ）で、Aが入力信号線である。Vdd側（図中上側）がPMOSFETでありVss側（図中下側）がNMOSFETである。

AがVssと同じ電位を持つとき、上のFETがオンになり、下のFETがオフになる。このため、出力Qの電位はVddとほぼ等しくなる。また、AがVddと同じ電位を持つとき、上のFETがオフになり、下のFETがオンになる。このため、出力Qの電位はVssとほぼ等しくなる。つまり、Aと反対の電位がQに現れる事になる。

AがVddとVssの中間の電位であるときには、上のFETと下のFETが同時にオンになってしまい、VddからVssに向けて大量の電流が流れる異常な状態となる。

AがVdd以上の電位になると、上のFETがONになり続けAの電位をVdd以下に戻してもONのままになってしまう（同様にAがVss以下の電位になると下のFETがONになり続ける）。これは#ラッチアップ（Latch up）と呼ばれる現象で、発生すると素子として正しく動作しなくなる。

特徴

バイポーラトランジスタで構成されるTTLなどは、常に回路に電流が流れつづけるのに対し、CMOSでは論理が反転する際にMOSFETのゲートを飽和させる（あるいは飽和状態のゲートから電荷を引き抜く）ための電流しか流れないため、消費電力の少ない論理回路を実現できる。

また、微細化することにより、単一のMOSFETをスイッチングさせるのに要する電力量を減少させることができる。これにより、スイッチングの高速化、消費電力の低減、集積度の向上が可能である。（但し、過度の微細化はゲート漏れ電流を増加させ、回路全体の消費電力を上昇させる。） 電力消費の大半はスイッチングの際に行われるため、回路設計時にスイッチング回数を減らす工夫をすることでも、消費電力の削減ができる。

過去には、CMOSはMOSFETのゲートを飽和させる状態まで電流を流しつづけなければスイッチングが行われないため、TTLやNMOSと比較し動作が遅いという特徴があった。しかし、微細化によるゲート容量の低下とVdd-Vssの低減、さらにはゲート誘電体の変更によってこの欠点は克服されている。

TTLに比べて入力インピーダンスが非常に高いため、入力端子に静電気が蓄積しやすい。また、MOSFETの構造自体が高電圧に対して非常にデリケート（入力ゲートの絶縁層が放電によって破壊されると回復不能となる）であるため、静電気による破損が起きやすい。そのため、通常、静電気による破損を防ぐためのクランプダイオードなどの保護回路が設けているが、近年の集積回路の微細化によって、静電耐性の低下と静電保護対象の入力端子の増加が問題となっている。

デジタル回路#プルアップ・プルダウンを参照

MOSFETの動作領域における直流伝達特性は、線形領域における出力電圧が入力電圧にほぼ等しいのに対して、飽和領域における出力電圧はゲート電圧から「しきい値電圧」を引いた値となる。p-MOSFET が飽和領域のとき n-MOSFET は線形領域であり、n-MOSFET が飽和領域のとき p-MOSFET は線形領域であることより、CMOSの動作領域の殆どを線形領域とすることができる。

CMOS構造にすると、出力電圧範囲は電源電圧範囲は概ね等しくなる。入力信号のしきい値はHの時とLの時で対称対照となるので、論理回路設計が負論理でも正論理でも電気的な特性に違いがなくなり論理設計の自由度が増す。同時に、電源電圧（動作電圧）の許容範囲も広くなり電気的な設計をしやすくなる。

CMOS構造の論理回路は、電源電圧を低くすると消費電力が少なくなる反面、伝達遅延時間が大きくなる性質を持つ。過去には、CMOSの動作の遅さを嫌い、多くのデジタル回路（特に性能が要求されるコンピュータ）はTTLにより実装されていた。しかし、製造プロセスの改良（主に微細化）により、低電圧動作と高速化の両立が図られたことにより、高速性が求められない用途から徐々にCMOSの利用が多くなった。1990年代には、メインフレームにおいてもCMOSを使用することが主流となり、半導体メモリやマイクロプロセッサなどのロジックICはほとんどがCMOS構造となり、小容量電源回路・アナログ-デジタル変換回路・デジタル-アナログ変換回路などを含むものも製作されるようになった。

ラッチアップ

CMOS構造では、P型半導体とN型半導体が共存するので寄生半導体（寄生ダイオード・寄生サイリスタなど）が生じてしまう。このため、何らかの原因で電源電圧範囲を入力電圧が外れると、MOSFETがオンのままとなるラッチアップ現象が発生する。また、入力電圧が電源電位と接地電位の中間になる時には、本来排他的に制御されるべき複数のMOSFETをオンにしてしまう。これにより、最悪の場合電源線と接地線がショートした格好となり、大電流が流れる。（これを貫通電流と呼ぶ。）このとき発生する熱によって、自身が破損してしまうことも多い。このため、電位が不定になる（どこにも接続されない）可能性がある入力端子はプルダウンあるいはプルアップして電位を安定させる必要がある。また、一瞬でも電源電圧範囲を超える可能性がある入力端子には、ダイオードなどによる保護回路を設ける必要がある。なお、これらの保護回路を内蔵したICも存在する（入力トレラント機能)。

CMOS標準ロジックIC

単一電源でCMOSレベルの入出力インターフェースで統一された集積回路の製品群である。1968年にRCAからCMOS標準ロジックIC、CD4000シリーズとして販売が開始された[1]。

これはすでに1962年に商品化され広く普及していたTTL標準ロジックICとは違い、単純なNOT回路（インバータとも言う）やOR、ANDゲート回路においてさえピン配置が異なったものであった[2]。